PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-218595

(43) Date of publication of application: 18.08.1995

(51)Int.CI.

G01R 31/28 G01R 31/26 H01L 21/66 H01L 21/82

(21)Application number: **06-011521**

(71)Applicant:

HITACHI LTD

(22)Date of filing:

03.02.1994

(72)Inventor:


WAKAHARA ATSUSHI SHIMIZU TERUHISA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To predict the occurrence of deterioration and troubles of a semiconductor integrated circuit device beforehand by installing a deterioration predicting element, whose deterioration proceeds more quickly than other elements used, in a semiconductor substrate, driving the element by the same driving power source for the integrated circuit used, and detecting the degree of the deterioration and displaying it.

CONSTITUTION: A deterioration predicting element 112 is produced by depositing aluminum or an aluminum alloy by sputtering and is composed of a linear part and a pair of contact parts. One of the contact parts is connected with a control circuit 103 and the other is connected with a deterioration degree detecting circuit 113. Following a program stored in a program ROW 101, the circuit 103 sends clock pulses out of a clock circuit 110 to the element 112 at the working time of the computing circuit 104. The circuit 113 detects the current value flowing in the stores element 12 and the result in a resistor 105 through a data bus 109. Deterioration judging data is stored in the ROM 101 and by comparing the detected result with the data, the deterioration degree of the element 112 is judged and the result is sent out of an output port 108.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-218595

(43)公開日 平成7年(1995)8月18日


(51) Int.Cl.6	識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 1 R 31/28				
31/26	G			
H01L 21/66	F	7630-4M		
			G 0 1 R	31/ 28 V
		8832-4M	H01L	21/82 T
		審查請求	未請求 請求項	頁の数2 OL (全 5 頁) 最終頁に続く
(21)出願番号	特顧平6-11521		(71)出顧人	000005108
			}	株式会社日立製作所
(22)出願日	平成6年(1994)2月	3 🗄		東京都千代田区神田駿河台四丁目6番地
			(72)発明者	若原 篤志
				東京都青梅市今井2326番地 株式会社日立
				製作所デバイス開発センタ内
			(72)発明者	清水 照久
				東京都青梅市今井2326番地 株式会社日立
				製作所デバイス開発センタ内
			(74)代理人	弁理士 秋田 収喜
			<u> </u>	

(54)【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】 半導体集積回路装置において、劣化故障の発生を未然に予測し、半導体集積回路装置を搭載する電子機器の信頼性を向上することができる。

【構成】 半導体基板20上に複数の素子からなる集積 回路が構成され、該素子の劣化故障により前記集積回路 が動作不能となる半導体集積回路装置において、前記素 子より劣化の進行が早い劣化予測素子112を前記半導 体基板20上に設け、前記集積回路と同じ駆動源により 該劣化予測素子112を動作させる手段と、前記劣化予 測素子112の劣化の度合を検出する劣化度合検出手段 113と、該劣化度合検出手段113の出力に基づいて 前記劣化予測素子112の劣化度合を示す手段とを備え る。また、前記劣化予測素子は複数の絶縁層で構成した 段差上に設けた配線21からなる。



1

【特許請求の範囲】

【請求項1】 半導体基板上に複数の素子からなる集積 回路が構成され、該素子の劣化故障により前記集積回路 が動作不能となる半導体集積回路装置において、前記素 子より劣化の進行が早い劣化予測素子を前記半導体基板 上に設け、前記集積回路と同じ駆動源により該劣化予測 素子を動作させる手段と、前記劣化予測素子の劣化の度 合を検出する劣化度合検出手段と、該劣化度合検出手段 の出力に基づいて前記劣化予測素子の劣化度合を示す手 段とを備えたことを特徴とする半導体集積回路装置。

【請求項2】 前記請求項1に記載の半導体集積回路装 置であって、前記劣化予測素子は複数の絶縁層で構成し た段差上に設けた配線からなることを特徴とする半導体 集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 関し、特に、劣化故障による動作不能を未然に予測する 必要のある半導体集積回路装置に適用して有効な技術に 関する。

[0002]

【従来の技術】半導体集積回路装置は、主面に集積回路 が構成された半導体基板を主体に構成されている。この 半導体基板は、単結晶珪素からなる半導体基板の一主面 上に半導体素子が設けられ、該半導体素子の上層に絶縁 層を介在して配線が設けられている。前記絶縁層には接 続孔 (スルーホール) が形成され、該接続孔を通して、 前記配線が前記半導体素子に接続され、所定の結線を行 い前記集積回路を構成している。

【0003】また、前記半導体集積回路装置の製造工程 30 において、前記半導体基板は、単結晶珪素からなる一枚 の半導体ウエハに複数枚分の前記半導体基板が形成され る。前記半導体ウエハは、ダイシング工程で前記半導体 基板に分離される前に、プローブ検査が行われる。該ブ ロープ検査工程とは、前記半導体ウエハに形成された前 記半導体基板毎に外部電極に金属針を接触させて動作確 認し、正常に動作しない半導体基板に印をつけて、不良 の半導体基板を選別する工程である。

【0004】前記プローブ検査を合格した前記基板は、 パッケージに搭載され、エージング試験工程が行われ 40 術を提供することにある。 る。該エージング試験工程とは、高温(百数十℃)で所 定時間、連続動作させ、短時間の連続動作で故障する、 所謂初期不良を取り除く工程である。

【0005】そして、プロープ検査工程やエージング試 験工程等を合格して、良品となった半導体集積回路装置 は、プリント基板等に実装され、電子機器(例えばコン ピュータ)の一部として使用される。

【0006】また、良品となった半導体集積回路装置の 中から幾つか抜取り、加速寿命試験を行う。該加速寿命

統動作させる破壊試験である。加速寿命試験での故障 は、主に素子の劣化による劣化故障、例えばエレクトロ マイグレーションによる前記配線の断線である。

【0007】前記半導体集積回路装置の耐用年数は、前 記加速寿命試験で得られる動作時間に対する故障率か ら、プリント基板に実装される半導体集積回路装置の故 障率を推定し、それをもとに算定している。

【0008】図3は、前記半導体集積回路装置の連続動 作時間と故障率との関係を示すグラフである。

10 【0009】図3に示すように、前記半導体集積回路装 置は、連続動作の開始から短期間で初期不良による故障 が発生し(イ)、その後、徐々に前記劣化不良が発生し (ロ)、前記耐用年数の経過後、劣化不良が増加する (N).

[0010]

【発明が解決しようとする課題】しかしながら、本発明 者は、前配従来技術を検討した結果、以下のような問題 点を見いだした。

【0011】従来、前記半導体集積回路装置の耐用年数 20 は、加速寿命試験の破壊検査の結果をもとに推定した目 安であり、前記エージング試験を合格し、電子機器に搭 載される半導体集積回路装置の中には、僅かではある が、該耐用年数より早く、劣化故障が発生して動作不能 になるものもある。耐用年数より早く劣化故障が発生す る半導体集積回路装置は、エージング試験等で選別する ことができず、前記電子機器に異常が起きてから発見さ れていた。つまり、劣化故障の発生を予測することがで きないという問題があった。

【0012】また、劣化故障が発生した場合、前記半導 体集積回路装置を搭載した電子機器は、誤動作若しくは 動作不能となるが、劣化故障の発生を未然に予測できな いので、前記電子機器の誤動作若しくは動作不能にたい して、事前に対処することができず、電子機器の信頼性 が乏しいという問題があった。

【0013】本発明の目的は、半導体集積回路装置にお いて、劣化故障の発生を未然に予測することができる技 術を提供することにある。

【0014】本発明の他の目的は、半導体集積回路装置 を搭載する電子機器の信頼性を向上することができる技

【0015】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述及び添付図面によって明らか になるであろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0017】(1)半導体基板上に複数の素子からなる 集積回路が構成され、該素子の劣化故障により前記集積 試験は、高温中で半導体集積回路装置が故障するまで連 50 回路が動作不能となる半導体集積回路装置において、前

記案子より劣化の進行が早い劣化予測素子を前記半導体 基板上の所定位置に設け、前記集積回路と同じ駆動源に より該劣化予測素子を動作させる手段と、前記劣化予測 案子の劣化の度合を検出する検出手段と、該検出手段の 出力に基づいて前記劣化予測素子の劣化度合を示す表示 手段とを備える。

【0018】(2) 手段(1) に記載の半導体集積回路 装置であって、前記劣化予測素子は複数の絶縁層で構成 した段差上に設けた配線からなる。

[0019]

【作用】上述した手段(1)によれば、同じ駆動源で動 作している前記集積回路素子と前記劣化予測素子とは、 劣化の進行は同時に開始されるがであるが、前記劣化予 測素子は、前記素子より劣化の進行が早いので、それを もとに前記集積回路素子の劣化の度合を予測することが できる。

【0020】また、前記集積回路素子の劣化の度合を予 測することができるので、前記素子の劣化故障が発生し て前記半導体集積回路装置を搭載した電子機器が誤動作 若しくは動作不能となる前に、前記半導体集積回路装置 20 の取替えるなどの対処ができる。これにより、電子機器 の信頼性を向上することができる。

【0021】また、上述した手段(2)によれば、段差 上に設けた配線は、その厚さが平坦上に設けた配線の厚 さより薄くなるので、エレクトロマイグレーションによ る劣化の進行が早く、前記集積回路を構成する配線より も先に断線する。当該段差上に設けた配線の劣化の度合 は、検出手段で検出され、表示手段で示されるので、こ れをもとに集積回路を構成する配線のエレクトロマイグ レーションによる劣化の度合を予測することができる。

【0022】以下、本発明の構成を図面を用いて実施例 とともに詳細に説明する。なお、実施例を説明するため の全図において、同一機能を有するものは同一符号を付 け、その繰り返しの説明は省略する。

[0023]

【実施例】図1は、本発明の一実施例である半導体集積 回路装置の概略構成を示すプロック図、図2(a)は、 前記半導体集積回路装置の劣化予測素子の構成を示す平 面図、図2(b)は、図2(a)のA-A線で切った劣 化予測案子の要部断面図である。

【0024】本実施例の半導体集積回路装置は、平面形 状が方形状の単結晶珪素からなる半導体基板を主体に構 成される。前記半導体基板の主面には、半導体素子が形 成され、その上部には絶縁膜を介在した多層構造の配線 が設けられる。該配線は、絶縁膜に形成された接続孔 (スルーホール)を通して、前記半導体素子を結線し、 集積回路が構成されている。

【0025】そして、前記半導体集積回路装置は、図1 に示すように、所定のプログラムが記憶されるプログラ ムROM101、該プログラムを解読する解読器10 50 【0035】前記劣化予測案子112のコンタクト部2

2、該プログラムに基づいて、各部に命令するコントロ ール回路103、該命令に従って演算を行う演算回路1 04、演算結果を一時的に記憶するレジスタ105、デ ータを記憶するデータRAM106、データの入力を行 う入力ポート107、データの出力を行う出力ポート1 08で構成されている。前記プログラムおよびデータ は、内部バス109を経由して伝達される。

【0026】また、半導体集積回路装置の内部(または 外部) にクロック回路 1 1 0 が設けられ、一定のクロッ 10 クパルスを発信している。このクロックパルスにあわせ てコントロール回路103は、半導体集積回路装置の各 部を動作させる。このときの各部の動作タイミングは、 タイミング回路111によりとられる。

【0027】また、前記半導体基板20の前記半導体素 子が形成される主面上に、劣化予測素子112、劣化度 合検出案子113が設けられている。

【0028】本実施例の劣化予測素子112は、半導体 集積回路装置の信号配線の劣化故障(エレクトロマイグ レーションによる断線)を未然に予測するものである。

【0029】図2(a)に示すように、本実施例の劣化 予測素子112は、直線部21と、該直線部21の両端 に接続された一対のコンタクト部22とで構成される。 該劣化予測素子112は、アルミニウムやアルミニウム 合金からなり、スパッタ法で堆積される。

【0030】図2(b) に示すように、劣化予測素子1 12の直線部21は、層間絶縁膜24a、24b、24 cおよび下層配線25a、25b、25cで構成された 段差上に形成される。前記直線部21は、スパッタ法で 堆積されるので、該段差部において、配線の厚さが薄く 30 なり、この部分でエレクトロマイグレーションの進行が 早くなる構造になっている。

【0031】層間絶縁膜24a、24b、24c、下層 配線25a、25b、25c、および劣化予測素子21 は、前記多層配線の一部として同一の製造プロセスで形 成される。

【0032】まず、半導体基板20主面に半導体素子を 形成した後、半導体基板20の全主面上に絶縁膜23を スパッタ法またはCVD法で堆積し、第1層目の配線と 同じ工程で、下層配線25aを堆積し、パターニングす 40 る。そして、層間絶縁膜24aをCVD法で堆積し、パ ターニングする。層間絶縁膜24 aは、例えば酸化珪素 膜であり、リン (P) やポロン (B) が添加される。

【0033】次に、同様の工程を繰返して、下層配線2 5 b、層間絶縁膜24b、下層配線25cおよび層間絶 縁膜24cを形成する。

【0034】次に、前記層間絶縁膜24c上にスパッタ 法でアルミニウムまたはアルミニウム合金を堆積し、ド ライエッチング工程によりパターニングして、劣化予測 秦子112が形成される。

5

2は、一方がコントロール回路103に接続され、他方 が劣化度合検出回路113に接続されている。

【0036】コントロール回路103は、前記プログラムROM101に記憶されたプログラムに従い、演算回路104の動作時に劣化予測素子112にクロック回路110で発生したクロックパルスを流す。前記劣化度合検出回路113は、劣化予測素子112に流れる電流値を検出し、その検出結果をデータパス109を経由してレジスタ105またはデータRAM106に収納する。

【0037】プログラムROM101には、劣化予測素 10子112の劣化度合を判定する劣化度合判定データが予め記憶されており、前記検出結果は、該劣化度合判定データと比較され、比較結果は、レジスタ105またはデータRAM106に収納され、データパス109を経由して出力ポート108から出力される。

【0038】以上の説明からわかるように、本実施例によれば、本発明の半導体集積回路装置は、エレクトロマイグレーションによる断線の進行が信号配線に比べて早い劣化予測素子112が設けられ、演算回路の動作時にクロック回路110で発生したクロックパルスを流し、劣化度合検出回路113が劣化予測素子に流れる電流を検出し、その検出結果をもとに劣化予測素子112の劣化の度合を出力ポート108から出力されるので、それをもとに信号配線のエレクトロマイグレーションによる断線を予測することができる。

【0039】また、信号配線のエレクトロマイグレーシ ク回路、111・ ョンによる断線を未然に予測することができるので、信 子、113…劣行 号配線の断線故障が発生して前記半導体集積回路装置を 1…直線部、2.4 搭載した電子機器が誤動作若しくは動作不能となる前 a、2.4 b、2.4 に、前配半導体集積回路装置の取替えるなどの対処がで 30 5 c…下層配線。

き、電子機器の信頼性を向上することができる。

【0040】以上、本発明者によってなされた発明を前 記実施例に基づき具体的に説明したが、本発明は、前記 実施例に限定されるものではなく、その要旨を逸脱しな い範囲において種々変更可能であることは勿論である。

[0041]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

10 【0042】1. 半導体集積回路装置において、劣化故障の発生を未然に予測することができる。

【0043】2. 半導体集積回路装置を搭載する電子機器の信頼性を向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体集積回路装置の 概略構成を示すプロック図、

【図2】本実施例の半導体集積回路装置の劣化予測素子の構成を示す平面図および要部断面図、

【図3】半導体集積回路装置の連続動作時間と故障率と 20 の関係を示すグラフ。


【符号の説明】

101…プログラムROM、102…解読器、103… コントロール回路、104…演算回路、105…レジスタ、106…データRAM、107…入力ポート、108…出力ポート、109…データバス、110…クロック回路、111…タイミング回路、112…劣化予測素子、113…劣化度合検出素子、20…半導体基板、21…直線部、22…コンタクト部、23…絶縁膜、24a、24b、24c…層間絶縁膜、25a、25b、2

【図3】 【図1】 図3 図1 プログラム ROM 109 () 105 劣化度合 検出回路 レジスタ フラグ 108投 データRAM 出力ポート 海算回路 劣化于测索子 -102 106 解赞器 104 命令レジスタ 動作時間(h) 103 コントロール回路 クロック回路 タイミング回路 111

[図2]

図2



フロントページの続き

(51) Int. Cl. ⁶ H O 1 L 21/82

識別記号 **庁内整理番号** FI

技術表示箇所